상하이대 연구진, 혁신적인 3-CFET SRAM 설계로 메모리 기술 한계 극복

상하이 대학 연구팀이 개발한 3-CFET SRAM 설계는 기존 기술 대비 37%의 면적 감소와 향상된 성능을 제공, 차세대 메모리 기술의 혁신을 주도할 것으로 기대됩니다. TCAD 시뮬레이션 기반 최적화를 통해 JAM 소자의 우수성을 입증하고, 메모리 칩의 집적도와 성능 향상에 크게 기여했습니다.

상하이 대학 마이크로전자공학부의 Cheng Xiaoyu 교수 연구팀이 차세대 메모리 기술의 혁신을 이끌 새로운 SRAM 설계를 발표했습니다. 연구팀은 수직으로 적층된 n/p-FET을 활용한 상보형 전계 효과 트랜지스터(CFET) 기반의 혁신적인 3-CFET SRAM 설계를 통해 기존 기술의 한계를 극복하고, 메모리 칩의 집적도와 성능 향상에 큰 발전을 가져왔습니다.

기존 CFET SRAM의 한계 극복

기존 CFET 기반 SRAM은 수직으로 적층된 n/p-FET을 사용하여 면적 감소에 효과적이지만, N/P 트랜지스터 개수 불균형(일반적으로 4N/2P)으로 인해 면적 축소 효과가 제한적이었습니다. 상하이 대학 연구팀은 이러한 문제점을 해결하기 위해, CFET 아키텍처를 통해 두 개의 n-FET 패스 게이트(PG) 트랜지스터를 수직으로 적층하는 독창적인 6T-SRAM 설계를 제시했습니다.

TCAD 시뮬레이션 기반 최적화

연구팀은 TCAD 시뮬레이션을 통해 채널 도핑 농도와 상하 나노시트(NS) 개수를 최적화했습니다. 그 결과, Junctionless Accumulation Mode (JAM) 소자가 Inversion Mode (IM) 소자보다 PG 및 Pull-Down (PD) 트랜지스터에 더욱 적합하다는 것을 밝혀냈습니다. 이러한 최적화를 통해 3-CFET SRAM은 기존 CFET 기반 SRAM 대비 무려 37%의 면적 감소를 달성했습니다. 특히, n-type 도핑 농도 1x10¹⁵ cm^-3 와 '1B4T' NS 구성을 통해, 우수한 쓰기 마진(349.60 mV)과 쓰기 지연 시간(54.4 ps)을 확보했습니다.

미래 메모리 기술의 새로운 지평

이번 연구는 CFET 기반 SRAM 설계에 새로운 장을 열었습니다. 상하이 대학 연구팀의 3-CFET SRAM 설계는 향상된 집적도와 성능을 제공하며, 차세대 메모리 기술 개발에 중요한 이정표가 될 것으로 기대됩니다. 이 기술은 고용량, 저전력, 고속 메모리 개발에 핵심적인 역할을 수행하며, 스마트폰, 자율주행 자동차, 인공지능 등 다양한 분야에 폭넓게 적용될 가능성을 갖고 있습니다. 향후 연구를 통해 더욱 발전된 SRAM 설계 및 제조 기술이 개발될 것으로 예상되며, 메모리 기술의 지속적인 발전에 대한 기대감을 높입니다.