6G 시대를 여는 혁신: Sub-THz CMOS 전력 증폭기 설계의 현재와 미래

본 연구는 6G 통신을 위한 Sub-THz CMOS 전력 증폭기 설계에 대한 혁신적인 접근법을 제시합니다. 다양한 설계 아키텍처 및 회로 최적화 기법을 통해 기존 CMOS 기술의 한계를 극복하고, 고효율, 고성능 PA를 구현하는 방법을 제시합니다. 본 연구는 6G RFIC 설계에 대한 중요한 통찰력을 제공하며, 미래 6G 무선 통신 기술 발전에 크게 기여할 것으로 기대됩니다.

5G 네트워크는 AI, VR, 디지털 트윈과 같은 첨단 애플리케이션 지원에 한계를 드러내고 있습니다. 이러한 한계를 극복하기 위해 Sub-THz(Sub-Terahertz) 및 THz(Terahertz) 기술이 6G 무선 통신의 핵심으로 떠오르고 있습니다. Sub-THz 및 THz 기술은 더욱 빠른 속도, 더 넓은 범위, 더 넓은 대역폭을 제공하여 6G 시대의 초고속, 초저지연 통신을 가능하게 합니다.

하지만 이러한 혁신적인 기술을 현실로 만들기 위해서는 6G 송수신기의 정교한 설계가 필수적입니다. 특히, 전력 증폭기(PA) 는 장거리 신호 전송에 중요한 역할을 수행하며, 효율적인 PA 개발이 6G 통신의 성패를 좌우합니다.

Jun Yan Lee를 비롯한 연구팀은 CMOS(Complementary Metal-Oxide-Semiconductor) 기술 기반 Sub-THz PA 설계에 대한 심도있는 연구를 진행했습니다. CMOS 기술은 비용 효율적이지만, Sub-THz 대역에서 기생 효과와 주파수 제한이라는 어려움에 직면합니다. 연구팀은 다양한 설계 아키텍처와 CMOS 기술의 축소를 통해 이러한 문제를 해결하는 데 성공했습니다.

연구팀은 결합선(coupled-line), 수동 이득 증폭(passive gain boosting), 0도 전력 분할(zero-degree power splitting), 로드 풀 매칭(load-pull matching), 다이오드 및 커패시터 선형화(diode and capacitor linearization) 와 같은 회로 최적화 기법들을 적용하여 PA의 성능을 획기적으로 향상시켰습니다. 이러한 기법들을 통해 PA의 이득, 포화 출력 전력, 전력 추가 효율을 개선하여 Sub-THz 대역에서의 효율적인 신호 전송을 가능하게 했습니다.

본 연구는 다양한 Sub-THz 대역에서의 PA 설계 아키텍처, 회로 최적화 기법, 각 기법의 장단점 및 성능 비교 분석을 통해 6G RFIC(Radio Frequency Integrated Circuit) 설계에 대한 귀중한 통찰력을 제공합니다. 이는 미래 6G 통신 시스템 개발에 중요한 참고 자료가 될 것입니다. 이 연구는 6G 통신 기술의 발전에 기여하는 중요한 발걸음으로, Sub-THz 대역에서의 고효율, 고성능 PA 설계를 위한 새로운 지평을 열었습니다.