논리 회로의 기능적 하위 그래프 매칭: 구조적 동형성을 넘어서

Zheng 등 연구진은 논리 회로의 기능적 하위 그래프 매칭이라는 새로운 개념을 제시하여 기존의 구조적 동형성 기반 하드웨어 검증의 한계를 극복했습니다. AI 기반의 2단계 다중 모드 프레임워크를 통해 93.8%의 기능적 하위 그래프 탐지 정확도와 91.3%의 퍼지 경계 식별 다이스 점수를 달성하여 EDA 분야에 혁신을 가져올 것으로 기대됩니다.

혁신적인 AI 기반 EDA 기술 등장

전자 설계 자동화(EDA) 분야에서 획기적인 발전이 이루어졌습니다. Zheng 등 연구진이 발표한 논문 “Functional Matching of Logic Subgraphs: Beyond Structural Isomorphism”은 기존의 하드웨어 검증 방식의 한계를 극복하는 새로운 패러다임을 제시합니다. 데이터 경로 최적화, 산술 검증, 하드웨어 트로이 목마 탐지 등 다양한 EDA 애플리케이션에 기반이 되는 논리 회로의 하위 그래프 매칭에서, 기존 기술은 주로 구조적 그래프 동형성에 의존해왔습니다. 하지만 이는 합성 변환으로 인해 회로 토폴로지가 크게 변경될 때 기능적으로 관련된 하위 그래프를 식별하는 데 실패하는 한계를 가지고 있었습니다.

기능적 하위 그래프 매칭: 새로운 접근법

연구진은 이러한 문제를 해결하기 위해 기능적 하위 그래프 매칭이라는 새로운 개념을 도입했습니다. 이는 합성 또는 기술 매핑으로 인한 구조적 변화와 관계없이 주어진 논리 함수가 더 큰 회로 내에 암시적으로 존재하는지 여부를 식별하는 혁신적인 접근 방식입니다. 이를 위해 연구진은 두 단계의 다중 모드 프레임워크를 제안합니다.

1. 강력한 기능적 임베딩 학습: AIG(And-Inverter Graph)와 매핑 후 넷리스트 간의 강력한 기능적 임베딩을 학습하여 기능적 하위 그래프를 탐지합니다. 이는 구조적 변화에도 불구하고 기능적 유사성을 포착하는 핵심 기술입니다.
2. 퍼지 경계 식별: 그래프 분할 기법을 사용하여 퍼지 경계를 식별합니다. 이는 기능적 하위 그래프의 경계가 항상 명확하지 않다는 점을 고려한 세련된 접근 방식입니다.

괄목할 만한 성능 향상

ITC99, OpenABCD, ForgeEDA와 같은 표준 벤치마크를 사용한 평가 결과는 놀라운 성능 향상을 보여줍니다. 기능적 하위 그래프 탐지 정확도는 평균 93.8%에 달하며, 퍼지 경계 식별에 대한 다이스 점수는 91.3%를 기록했습니다. 이는 기존의 구조적 방법에 비해 상당한 개선입니다.

결론 및 미래 전망

이 연구는 EDA 분야에 혁신적인 변화를 가져올 잠재력을 가지고 있습니다. 기능적 하위 그래프 매칭은 하드웨어 검증의 정확성과 효율성을 크게 향상시키며, 더욱 안전하고 신뢰할 수 있는 하드웨어 설계를 가능하게 할 것입니다. 향후 연구는 더욱 복잡한 회로 및 다양한 애플리케이션에 대한 이 기술의 적용 가능성을 탐구하는 데 집중될 것으로 예상됩니다. 이 연구는 AI 기술을 EDA 분야에 성공적으로 접목한 대표적인 사례로, 앞으로 AI 기반 EDA 기술의 발전에 중요한 이정표를 세울 것으로 기대됩니다.