VeriCoder: 기능적 정확성 검증을 통한 LLM 기반 RTL 코드 생성 향상

Anjiang Wei 등 연구진이 개발한 VeriCoder는 기능적 정확성이 검증된 대규모 데이터셋을 이용하여 훈련된 LLM 기반 RTL 코드 생성 모델입니다. 기존 모델 대비 월등한 성능 향상을 보이며, AI 기반 EDA 기술 발전에 큰 기여를 할 것으로 기대됩니다.

혁신적인 AI 기반 RTL 코드 생성기, VeriCoder 등장!

최근 대규모 언어 모델(LLM)의 발전은 전자 설계 자동화(EDA) 분야에 새로운 가능성을 열었습니다. 특히, 레지스터 전달 레벨(RTL) 코드 생성에 LLM을 적용하려는 시도가 급증하고 있는데요. 하지만 기존의 RTL 데이터셋들은 대부분 문법적 타당성에만 집중하여, 실제 동작을 보장하지 못하는 코드들이 많았습니다. 컴파일은 되지만 원하는 기능을 수행하지 못하는 코드 말이죠.

이러한 문제를 해결하기 위해 등장한 것이 바로 VeriCoder입니다! Anjiang Wei 등 연구진이 개발한 VeriCoder는 기능적 정확성이 검증된 데이터셋으로 미세 조정된 혁신적인 모델입니다. 단위 테스트 생성과 피드백 기반의 설계 개선이라는 독창적인 방법론을 통해, 12만 5천 개 이상의 기능적으로 검증된 예제로 구성된 데이터셋을 구축했습니다. 각 예제는 자연어 설명, RTL 구현, 그리고 통과 테스트로 이루어져 있습니다.

VeriCoder는 이렇게 만들어진 고품질 데이터셋으로 학습되어, VerilogEval과 RTLLM 벤치마크에서 최첨단 성능을 달성했습니다. 기존 모델 대비 최대 71.7% (VerilogEval), 27.4% (RTLLM) 향상이라는 놀라운 결과를 보여주었죠. 이는 기능적으로 검증된 데이터셋의 중요성을 다시 한번 강조하는 결과입니다. 실제로, 연구진의 추가 분석 결과, 기능적으로 검증된 데이터셋으로 학습된 모델이 그렇지 않은 모델보다 훨씬 우수한 성능을 보였습니다.

VeriCoder는 단순히 코드를 생성하는 것을 넘어, 기능적 정확성까지 보장하는 새로운 시대를 열었습니다. 이는 향후 AI 기반 EDA 기술 발전에 큰 영향을 미칠 것으로 예상되며, 더욱 효율적이고 안정적인 하드웨어 설계를 가능하게 할 것입니다. VeriCoder의 등장으로 AI가 하드웨어 설계의 혁신을 이끌어갈 것이라는 기대감이 더욱 커지고 있습니다.